src/HOL/SMT_Examples/SMT_Tests_Verit.thy
changeset 80342 35bee9c44e1a
parent 75561 b6239ed66b94