src/HOL/SMT_Examples/SMT_Tests_Verit.thy
changeset 80684 5b8fccf0a48a
parent 75561 b6239ed66b94