src/HOL/SMT_Examples/SMT_Tests_Verit.thy
changeset 76371 1ac2416e8432
parent 75561 b6239ed66b94