src/HOL/SMT_Examples/SMT_Tests_Verit.thy
changeset 78659 b5f3d1051b13
parent 75561 b6239ed66b94