src/HOL/SMT_Examples/SMT_Tests_Verit.thy
changeset 82896 cc89d72e17b8
parent 75561 b6239ed66b94