src/HOL/SMT_Examples/SMT_Examples_Verit.thy
changeset 82912 ad66fb23998a
parent 80914 d97fdabd9e2b